• ריאיון ב-Ceva
  • לפני 14 שנים
    ע"י: בוגר
    שלום, מישהו היה בריאיון לתפקיד Logic Design Engineer?
  • לפני 4 שנים
    ע"י: 1_אורח_כללי
    A collection of VLSI/ASIC logic design interview questions, partially documented at really taken interviews, partially designed based on the commonly asked questions and usually touched issues: www.shellbr.com
  • לפני 8 שנים
    ע"י: 1_אורח_כללי
    הייתי ב-CEVA לפני חודשיים בערך, לתפקיד של בוגר. בשאלה הראשונה נתנו לי תרשים של כניסות ומוצאים של רכיב מסויים, ושל clock ושאלו אותי מה הרכיב עושה - המוצא היה זהה לכניסה בהפרש של מחזור שעון אחד, לכן זה DFF. אחר כך נתנו לי את אותה שאלה עם גרפים שונים - הכניסה הייתה מדרגה, והמוצא היה Pulse אחד כשהכניסה עולה ל'1', וPulse נוסף כשהכניסה יורדת חזרה ל''0'. לכן הרכיב הוא גוזר בעלייה וירידה, ואז ביקשו ממני לממש אותו עם לוגיקה. אחר נתנו לי לממש רכיב שגוזר רק בעלייה (אם תבדוק במאגר השאלות של האתר, יש פתרון לזה באחד הקבצים). אני לא כל כך זוכר את השאלה שאחר כך, אבל זה היה משהו שקשור ברכיבי ארכיטקטורה של מחשב( adder-ים, shift registers וכו')
  • לפני 13 שנים
    ע"י: 1_אורח_כללי
    בוגר, תוכל לפרט מה שאלו אותך בראיון. תודה